Home > Technical stuffs, Vietnamese > Kiến trúc Intel Nehalem

Kiến trúc Intel Nehalem

Dù chip Core i7 – sản phẩm đầu tiên thuộc dòng Nehalem – vẫn chưa được Intel ra mắt tại VN, nhưng mình đã đọc một số thông tin về nó, và thật sự đó là một thiết kế đáng ngưỡng mộ. Mình ghi lại một số cải tiến của Nehalem so với dòng Core tiền bối…

Cache:

+ Nehalem thêm vào cache L3, là cache 8MB dùng chung cho các nhân, mỗi nhân lại có 1 cache L2 256KB và L1 64KB; so với Core chỉ có 2 mức cache, cache chung L2 cũng chỉ max là 6MB. Nhờ đó Nehalem giảm được số wait state (12 của Nehalem so với 14-5 của Core).

+ Pro hơn nữa là thiết kế của Nehalem cho phép cache L3 có xung nhịp riêng, cấp nguồn độc lập với CPU.

+ Thiết kế truy xuất L3 giữa các nhân cũng thay đổi nhiều. Ngoài việc dùng tag bits cho biết là nhân nào đang giữ bản sao của lệnh trong cache L3, Nehalem còn dùng giao thức MESIF (Modified, Exclusive, Shared, Invalid, Forward).

Bus Interface:

+ Thay vì giao tiếp với RAM qua chipset (mà ta gọi là FSB – Front Side Bus) như các kiến trúc khác, Nehalem tích hợp một bộ giao tiếp với RAM ngay trong VXL, sử dụng tuyến bus riêng. Và bộ giao tiếp này chỉ hỗi trợ mỗi DDR3 T_T.

+ Tuyến bus cũ sau khi giải phóng phần giao tiếp với RAM đi, phần còn lại được gọi là Intel QPI (QuickPath Interconnect) sẽ chỉ phục vụ cho các thiết bị khác trong hệ thống, với băng thông lên tới hàng chục Gb/s).

+ Như vậy cải tiến quan trọng nhất ở đây là loại bỏ FSB, thay bằng QPI và bus riêng đến RAM, hạn chế dc hiện tượng thắt cổ chai thường thấy trong các dòng CPU trước.

+ Cải tiến này mang lại tốc độ cao khi truy xuất ổ cứng, thiết bị ngoại vi.v.v… Nhưng lại làm tăng số chân của Nehalem, cụ thể là từ socket 775 của dòng Core lên Socket 1366 của Nehalem.

Power Management:

+ Tích hợp ngay trong chip một PCU (Power Control Unit), thực hiện công nghệ Turbo Boost, tự động cảm nhiệt , điện áp… để cắt/cấp điện cho các CPU. Lạ 1 điều là mình nghe quảng cáo cái này đã có trong Core, nhưng nhiều chỗ lại bảo là lần đầu tiên dc áp dụng… :-??

+ Thay đổi công nghệ chế tạo transistor từ Clock Gates sang Power Gates, giúp giảm điện năng rò rỉ <– cái này chưa rõ lắm, cần nghiên cứu thêm!

Các công nghệ khác:

+ EPT (Extended Page Tables): Công nghệ giúp giả lập thêm bộ nhớ ảo bằng đĩa cứng. Nehalem có 2 bộ đệm TLB (Translation Lookaside Buffer), mỗi bộ đệm có 512 entry, mỗi entry lại có thêm một ASID (Adress Space ID), cho biết entry đó thu6ọc về máy ảo nào, từ đó hỗ trợ tối đa các công nghệ ảo hóa.

+ BTB (Branch Target Buffer): cái này c1 thể xem là Prefetch queue của dòng x86, nhưng Nehalem có đến 2 BTB, giúp prefetch dc nhiều lệnh hơn.

+ Bổ sung thêm tập lệnh SSE4.2 với các lệnh về tính toán checksum, so sánh chuỗi, thao tác bit… bên cãnh tập lệnh đa phương tiện SSE4.1 đã được đưa vào trong dòng Penryn.

+ Hyper- threading: công nghiệ tưởng là lỗi thời này lại được mang vào trong Nehalem. Mỗi nhân trong Nehalem hỗ trợ 2 thread cùng lúc. Vậy một chip Nehalem 4 nhân sẽ hỗ trợ 8 thread đồng thời. Bên cạnh đó các cải tiến về cache và truy xuất bộ nhớ như trên sẽ tăng đáng kể performance trên các tác vụ xử lý song song.

Xem thêm thông tin chi tiết ở đây.

Hix, nghe mà thèm wá. Bao giờ mới có Nehalem cho laptop đây… T_T

Advertisements
  1. No comments yet.
  1. No trackbacks yet.

Leave a Reply

Fill in your details below or click an icon to log in:

WordPress.com Logo

You are commenting using your WordPress.com account. Log Out / Change )

Twitter picture

You are commenting using your Twitter account. Log Out / Change )

Facebook photo

You are commenting using your Facebook account. Log Out / Change )

Google+ photo

You are commenting using your Google+ account. Log Out / Change )

Connecting to %s

%d bloggers like this: